Анотації

Васильцов І.В. Розробка математичних моделей та програмних засобів оцінки показників функціональної надійності цифрових пристроїв. - Рукопис.

Дисертація на здобуття наукового ступеня кандидата технічних наук за спеціальністю 05.13.12 - системи автоматизації проектування. - Державний університет “Львівська політехніка”, Львів, 1998.

   Дисертацію присвячено питанням надійнісного аспекту проектування мікроелектронних цифрових пристроїв. В дисертації показано, що базуючись на розрахунковому підході можна побудувати методику та програмні засоби оцінки показників функціональної надійності мікроелектронних цифрових пристроїв. Запропоновано математичні моделі розрахунку надійнісних параметрів базових логічних елементів та вузлів цифрової техніки. Розроблено архітектуру та створено прикладне програмне забезпечення для надійнісного проектування на етапі функціонально-логічного проектування мікроелектронних цифрових пристроїв. Розроблене програмне забезпечення дозволяє розробнику здійснити зважений вибір оптимальної структури проектованого пристрою.
   Ключові слова: математичне моделювання, функціональна надійність, цифрові пристрої, архітектура, алгоритмічне забезпечення.

Васильцов И.В. Розроботка математических моделей и програмных средств оценки показателей функциональной надежности цифровых устройств.- Рукопись.

Диссертация на соискание ученой ступени кандидата технических наук по специальности 05.13.12 - системы автоматизации проектирования.- Государственный университет “Львовская политехника”, Львов, 1998.

   Диссертация посвящена вопросам надежностного аспекта проектирования микроэлектронных цифровых устройств. В диссертации обосновано использование расчетного подхода для построения математических моделей (ММ) сбоев в микроэлектронных компонентах цифровых устройств (ЦУ) на схемотехническом уровне. Такой подход позволяет учитывать характерные особенности сбоев: существенную зависимость интенсивности сбоев от математического смысла реализованых алгоритмов и от быстродействия выполнения операций. Основными причинами появления сбоев являются состязания сигналов и внутренние помехи в кристаллах микросхем. Использование расчетного подхода вместе с функциональными возможностями современных программ схемотехнического и логического моделирования ЦУ позволяет создать эффективные методы и средства оценки показателей функциональной надежности ЦУ.
   Ключевым вопросом при использовании расчетного подхода является построение модели сбоя логического элемента (ЛЭ), позволяющей оценить вероятность правильного (или неправильногоо) однократного переключения ЛЭ. Для построения упомянутой модели следует решить следующие задачи: а) определить показатели помехоустойчивости ЛЭ; б) построить модели, а также оценить параметры внутренних помех, которые возникают при переключении ЛЭ; в) построить модель сбоя при однократном переключении ЛЭ и оценить вероятность его возникновения.
   Для оценки помехоустойчивости ЛЭ в диссертационной работе предложена аппроксимация амплитудной передаточной характеристики (АПХ), которая получена на основании анализа результатов экспериментальных исследований АПХ ЛЭ ТТЛ-типа и учитывает влияние температуры внешней среды, нестабильности напряжения питания, коэфициента нагрузки, а также технологический разброс параметров АПХ. При построении ММ внутренних помех принято, что источником таковых являются ЛЭ, которые переключаются и воздействуют на соседние ЛЭ через шины питания (заземления) и линии связи. Для оценки статистических параметров внутренних помех построены эквивалентные расчетные схемы для моделирования кондуктивной, индуктивной импульсной и перекрестной емкостной помех, которые учитывают конструктивно-технологические параметры микросхем. Для исследования распределений значений напряжения импульсов помех проведено иммитационный эксперимент, анализ результатов которого показал, что за критерием Пирсона с вероятностью 95% можно принять гипотезу о нормальном законе распределения напряжений всех помех. Таким образом суммарная помеха также распределена по нормальному закону, что позволяет вычислять ее дисперисю как сумму дисперсий отдельных составных. Построение модели сбоя базируется на оценке интеграла вероятности Ф(m), для некоторого аргумента m, который равен отношению запаса помехоустойчивости ЛЭ к сумарной помехе m = Uзап/s S . Полученые оценки вероятности сбоя принимаются как базовые параметры функциональной надежности элементной базы и используются при оценке вероятности правильной реализации конкретной логической функции, которая может проводится паралельно с логическим моделированием. Для реализации предложеной методики автоматизованого построения ММ сбоя ЛЭ разработана оригинальная структура програмного модуля.
   В диссертации разработана автоматизированая процедура выявления критических переходов и вырабатывания рекомендаций по устранению риска сбоя, вызваного состязаниями сигналов. Для последовательностных ЦУ в работе разработана оригинальная методика устранения состязаний сигналов на этапе кодирования внутренних состяний цифрового автомата (ЦА), которая разделяет задачу синтеза на две более простые задачи: привидения структуры ЦА к таковой, в которой можно осуществить соседнее кодирование и, собственно, процедуры соседнего кодирования.
   Разработана архитектура и построено прикладное программное обеспечение для надежностного проектирования на этапе функционально-логического проектирования микроэлектронных ЦУ в виде подсистемы надежностного проектирования ЦУ “FunNad-2”. Разработанное програмное обеспечение позволяет разработчику осуществить взвешенный выбор оптимальной структуры проектируемого ЦУ.
   Ключевые слова: математическое моделирование, функциональная надежность, цифровые устройства, архитектура, алгоритмическое обеспечение.

Vasiltsov I.V. Elaboration of the mathematical models and software for evaluation of digital devices functional reliability parameters.- Manuscript.

Thesis for a candidate degree by speciality 05.13.12 - Systems of designing automatization. - State university “Lvivska polytechnika”, Lviv, 1998.

   The dissertation is devoted to reliability design of microelectronics digital devices. It is shown in the dissertation, that on the basis of calculation approach it is possible to obtain the methods and software for evaluation parameters of the microelectronics digital devices functional reliability. The mathematical models for calculating the reliability parameters of the basic logic gates and digital circuits are proposed. For reliability design on the functional and logical level of microelectronics digital devices designing the architecture has been elaborated and software has been developed. The designed software allow the user to make the consistent choice of the optimal structure of the designed device.
   Keywords: mathematical modeling, functional reliability, digital devices, architecture, algorithm software.

Скачати автореферат дисертації безкоштовно (повна версія)
Розробка математичних моделей та програмних засобів оцінки показників функціональної надійності цифрових пристроїв